降低噪聲與電磁干擾的PCB設計竅門[ 03-14 17:34 ]

電子設備的靈敏度越來越高，這要求設備的抗干擾能力也越來越強，因此PCB設計也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關注的重點問題之一。本文將介紹PCB設計中降低噪聲與電磁干擾的一些小竅門。

如何按線路板還原電路圖[ 03-13 18:01 ]

在拿到一個產(chǎn)品的時候，很多時候并沒有電路圖。在這種情況下如何講述清楚線路板的原理以及工作情況呢？這就是將實物還原為電路原理圖。

中國印制板標準和國外差距（下）[ 03-10 17:48 ]

2.3  HDI印制板 IEC沒有高密度互連（HDI）印制板的標準。 IPC有下列標準： IPC/JPCA《高密度互連（HDI）及微導通孔設計指南》，2000年發(fā)布； IPC-2226《高密度互連（HDI）印制板設計分標準》，2003年； IPC/JPCA-4104《高密度互連（HDI）及微導通孔材料規(guī)范》，1999年； IPC-6016《高密度互連(HDI)層及互連板的鑒定及性能規(guī)范》，1999年。 JPCA除了上列聯(lián)合標準外，曾發(fā)布過JPCA-HD01-2003《HDI印制板》，后并入J

PCB沖孔質(zhì)量與疵病對策[ 03-09 16:21 ]

一．沖孔質(zhì)量與模具設計   　　隨著電子裝聯(lián)技術質(zhì)量的提高以及市場的競爭需要，全自動插裝機得到迅速普及。這樣對單面PCB紙基板材沖孔質(zhì)量（少數(shù)單雙面非金屬化孔環(huán)氧-玻璃布基板也采用沖孔）的要求也就越來越高。就目前生產(chǎn)應用于全自動插裝機的PCB廠家，有關沖孔質(zhì)量引起的投訴及退貨率已上升到第一位。這里就單面PCB的沖孔質(zhì)量與疵病對策作為基本介紹，有利與單面PCB的沖孔質(zhì)量的提高。   　　1.1 模具設計：   　　沖孔直徑小到XXXPC和FR-2層壓板厚度的二分之一、FR-3

PCB拼板設計過程中的成本考慮[ 03-09 15:02 ]

文章涉及的PCB拼板是指PCB設計時所做的拼板。一個優(yōu)化的拼板尺寸應使PCB在制做生產(chǎn)拼板時，能夠獲得盡可能高的板材利用率，因而獲得較低的PCB價格。這里主要討論在如何通過控制拼板上所加邊條、PCB單元數(shù)量、PCB單元排列方式、拼板方式等來實現(xiàn)優(yōu)化的拼板尺寸，從而達到降低PCB成本的目的。

中國印制板標準和國外差距（上）[ 03-08 16:06 ]

當前，印制板標準的國際標準是國際電工委員會（IEC）的標準。我國印制板標準大都采用IEC標準。   歐盟（EU）各成員的電子電工標準基本上等同采用IEC標準，本文不再介紹。   美國IPC是一家印制電路及其組裝方面的行業(yè)協(xié)會，IPC標準在國際業(yè)界有廣泛影響。   日本工業(yè)標準（JIS）的印制板標準近幾年很少再更新，日本電子電路工業(yè)會（JPCA）的標準逐步取得主導地位。   我國有關印制板的標準有國家標準（GB）、國家軍用標準（GJB），行業(yè)標準有電子行業(yè)（SJ

怎樣在PCB設計中加強抗干擾能力[ 03-08 16:03 ]

電路板是電子產(chǎn)品中電路元件和器件的支撐件。即使電路原理圖設計正確，印制電路板設計不當，也會對電子產(chǎn)品的可靠性產(chǎn)生不利影響。在設計印制電路板的時候，應注意采用正確的方法，遵守PCB設計的一般原則，并應符合抗干擾設計的要求。   一、PCB設計的一般原則   要使電子電路獲得最佳性能，元器件的布局及導線的布設是很重要的。為了設計質(zhì)量好、造價低的PCB，應遵循以下的一般性原則：   布局   首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲

基于Protel DXP軟件的PCB板設計布局原則[ 03-07 16:49 ]

Protel DXP是第一個將所有設計工具集于一身的板級設計系統(tǒng)，電子設計者從最初的項目模塊規(guī)劃到最終形成生產(chǎn)數(shù)據(jù)都可以按照自己的設計方式實現(xiàn)。Protel DXP運行在優(yōu)化的設計瀏覽器平臺上，并且具備當今所有先進的設計特點，能夠處理各種復雜的PCB板設計過程。通過設計輸入仿真、PCB板繪制編輯、拓撲自動布線、信號完整性分析和設計輸出等技術融合，Protel DXP提供了全面的設計解決方案。

PCB出現(xiàn)部分加成法技術 可讓布線寬度減半[ 03-07 16:49 ]

隨著印刷電路板(PCB)出現(xiàn)新的部分加成法(semi-additive)技術，可讓其布線(trace)寬度減為一半達到1.25mils水準，因此，可讓電路裝配密度達到最大。據(jù)EETimes網(wǎng)站報導，目前積體電路不斷進步已從過去在半導體IC微影制程(Lithography)上，開始轉移到PCB制程上。    目前業(yè)界最常用的減成法(subtractive)PCB制程，其布線寬度容忍公差最小可達到0.5mil以內(nèi)。分析師指出，布線寬度超過3mils以上且訊號邊緣率(signal edge rat