1、元器件標(biāo)號自動產(chǎn)生或已有的元器件標(biāo)號取消重來

    Tools工具|Annotate…注釋

    All Part：為所有元器件產(chǎn)生標(biāo)號

    Reset Designators：撤除所有元器件標(biāo)號

    2、單面板設(shè)置：

    Design設(shè)計|Rules…規(guī)則|Routing layers

    Toplayer設(shè)為NotUsed

    Bottomlayer設(shè)為Any

    3、自動布線前設(shè)定好電源線加粗

    Design設(shè)計|Rules…規(guī)則|Width Constraint

    增加：NET,選擇網(wǎng)絡(luò)名VCC GND，線寬設(shè)粗

    4、PCB封裝更新，只要在原封裝上右鍵彈出窗口內(nèi)的footprint改為新的封裝號

    5、100mil=2.54mm;1mil=1/1000英寸

    6、快捷鍵"M"，下拉菜單內(nèi)的Dram Track End 拖拉端點＝＝＝＝拉PCB內(nèi)連線的一端點處繼續(xù)連線。

    7、定位孔的放置

    在KeepOutLayer層（禁止布線層）中畫一個圓，Place|Arc(圓心弧)center,然后調(diào)整其半徑和位置

    8、設(shè)置圖紙參數(shù)

    Design|Options|Sheet Options

    (1)設(shè)置圖紙尺寸：Standard Sytle選擇

    (2)設(shè)定圖紙方向：Orientation選項----Landscape(小平方向)----Portrait(垂直方向)

    (3)設(shè)置圖紙標(biāo)題欄(Title BlocK):選擇Standard為標(biāo)準(zhǔn)型，ANSI為美國國家協(xié)會標(biāo)準(zhǔn)型

    (4)設(shè)置顯示參考邊框Show Reference Zones

    (5)設(shè)置顯示圖紙邊框Show Border

    (6)設(shè)置顯示圖紙模板圖形Show Template Graphics

    (7)設(shè)置圖紙柵格Grids

    鎖定柵格Snap On,可視柵格設(shè)定Visible

    (8)設(shè)置自動尋找電器節(jié)點

    9、元件旋轉(zhuǎn)：

    Space鍵：被選中元件逆時針旋轉(zhuǎn)90

    在PCB中反轉(zhuǎn)器件(如數(shù)碼管)，選中原正向器件，在拖動或選中狀態(tài)下，X鍵：使元件左右對調(diào)（水平面）；Y鍵：使元件上下對調(diào)（垂直面）

    10、元件屬性：

    Lib Ref:元件庫中的型號，不允件修改

    Footprint:元件的封裝形式

    Designator:元件序號如U1

    Part type：元件型號（如芯片名AT89C52 或電阻阻值10K等等）（在原理圖中是這樣，在PCB中此項換為Comment）

    11、生成元件列表(即元器件清單)Reports|Bill of Material

    12、原理圖電氣法則測試(Electrical Rules Check)即ERC是利用電路設(shè)計軟件對用戶設(shè)計好的電路進(jìn)行測試，以便能夠檢查出人為的錯誤或疏忽。

    原理圖繪制窗中Tools工具|ERC…電氣規(guī)則檢查

    ERC對話框各選項定義：

    Multiple net names on net:檢測“同一網(wǎng)絡(luò)命名多個網(wǎng)絡(luò)名稱”的錯誤

    Unconnected net labels:“未實際連接的網(wǎng)絡(luò)標(biāo)號”的警告性檢查

    Unconnected power objects:“未實際連接的電源圖件”的警告性檢查

    Duplicate sheet mnmbets:檢測“電路圖編號重號”

    Duplicate component designator:“元件編號重號”

    bus label format errors:“總線標(biāo)號格式錯誤”

    Floating input pins:“輸入引腳浮接”

    Suppress warnings:“檢測項將忽略所有的警告性檢測項，不會顯示具有警告性錯誤的測試報告”

    Create report file:“執(zhí)行完測試后程序是否自動將測試結(jié)果存在報告文件中”

    Add error markers:是否會自動在錯誤位置放置錯誤符號

    Descend into sheet parts:將測試結(jié)果分解到每個原理圖中，針對層次原理圖而言

    Sheets to Netlist:選擇所要進(jìn)行測試的原理圖文件的范圍

    Net Identifier Scope:選擇網(wǎng)絡(luò)識別器的范圍

    13、系統(tǒng)原帶庫Miscellanous Devices.ddb中的DIODE(二級管)封裝應(yīng)該改，也就把管腳說明1(A) 2(K)改為A(A) K(K)這樣畫PCB導(dǎo)入網(wǎng)絡(luò)表才不會有錯誤：Note Not Found

    14、PCB布線的原則如下

    (1)輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。

    (2)印制攝導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基扳間的粘附強(qiáng)度和流過它們的電流值決定。當(dāng)銅箔厚度為0.05mm、寬度為1~15mm時．通過2A的電流，溫度不會高于3℃，因此導(dǎo)線寬度為1.5mm（60mil）可滿足要求。對于集成電路，尤其是數(shù)字電路，通常選0.02~0.3mm(0.8~12mil)導(dǎo)線寬度。當(dāng)然，只要允許，還是盡可能用寬線．尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至5~8mm。

    (3)印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則．長時間受熱時，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時，最好用柵格狀.這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

    (4)焊盤：焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小于(d+1.2)mm，其中d為引線孔徑。對高密度的數(shù)字電路，焊盤最小直徑可取(d+1.0)mm。

    15、工作層面類型說明

   ⑴、信號層（Signal Layers）,有16個信號層，TopLayer BottomLayer MidLayer1-14。

    ⑵、內(nèi)部電源/接地層（Internal Planes）,有4個電源/接地層Planel1-4。

    ⑶、機(jī)械層（Mechanical Layers）,有四個機(jī)械層。

    ⑷、鉆孔位置層（Drill Layers）,主要用于繪制鉆孔圖及鉆孔的位置，共包括Drill Guide 和Drill drawing兩層。

    ⑸、助焊層（Solder Mask）,有TopSolderMask和BottomSolderMask兩層，手工上錫。

    ⑹、錫膏防護(hù)層（Paste Mask）有TopPaste和BottomPaster兩層。

    ⑺、絲印層（Silkscreen）,有TopOverLayer和BottomOverLayer兩層，主要用于繪制元件的外形輪廓。

    ⑻、其它工作層面（Other）：

    KeepOutLayer:禁止布線層，用于繪制印制板外邊界及定位孔等鏤空部分。

    MultiLayer:多層

    Connect:連接層

    DRCError:DRC錯誤層

    VisibleGrid:可視柵格層

    Pad Holes:焊盤層。

    Via Holes:過孔層。

    16、PCB自動布線前的設(shè)置

    ⑴Design|Rules……

    ⑵Auto Route|Setup……

    Lock All Pro-Route:鎖定所有自動布線前手工預(yù)布的連線。

更多資訊請關(guān)注電路板生產(chǎn)廠家恒成和電路板

恒成和官網(wǎng)：m.chenesaiafrica.com

咨詢熱線：13713763250

咨詢QQ：2968367988